说明下图中各门电路的输出是什么状态(高电平、低电平或高阻态)。已知这些门电路都是74细类TTL电路

kuaidi.ping-jia.net  作者:佚名   更新日期:2024-06-25
简单的逻辑门电路 判断各门电路输出是什么状态(高电平,低电平还是高阻态).

第一幅图为与非门,第一个输入端接高电平,第二个输入接电阻接地,即低电平,所以输出为高电平;
第二幅图为或非门,第一个输入端为高电平,此时无论第二个输入端是高电平还是低电平,输出都为低电平;
第三幅图两个与门后经过一个或非门,由于第一个与门输出结果为1,所以经过或非门后,输出结果为0;
第四幅图上面那个与非门输出为低电平,无论下面那个与非门输出为什么,输出端电位都会被拉低,所以为0

与非门,只要有一个输入是低,就输出高。所有输入全高,输出才是低。
或非门,只要有一个输入是高,就输出高。所有输入全低,输出才是低。
反相器,输入低,输出高。输入高输出低。

1. 门系列中,输入端接电源、悬空、接高阻 都可以算作接高电平,输入端接地则算作接低电平,输入端通过低阻接入电平信号可以认为与接入电平信号相同。
对于74系列芯片,10K以上一般都算作高阻,1K以下一般可以算低阻。(注意:如果是CMOS芯片10K可以不算高阻,要视情况。)
2. 理解了上述说法,再按一般门的算法计算结果就可以了。

  • 数字电路求各门路的输出状态
    答:数字电路的输出就是低电平0伏和高电平5伏两种状态。a图是与非门,先与后非。与运算用乘法,如果两个输入端都是高电平,即它们的逻辑值为1,相与为1,即为高电平,再经非门则为低电平0。其他门都是或非门,先或后非。或运算即加运算,有一个输人端为1,则或运算结果为1,再经非门则为0低电平...
  • 简单的逻辑门电路 判断各门电路输出是什么状态(高电平,低电平还是高...
    答:是三态门,en是使能端,en=0时,电路正常工作,en=1时为高组态
  • ...请教已知下图门电路是CMOS电路,它们的输出端状态怎么判断?
    答:CMOS电路的输入电阻很高(>10MΩ),所以上(下)拉电阻的阻值<1MΩ,将不会影响上(下)拉效果。两图中,下拉电阻值均<<1MΩ,与之相连的输入端电平为0,输出状态就很好判断了。
  • 怎么判断ttl门电路的输出状态
    答:解答过程如图所示:
  • 图中A、B、C各门电路的输出结果依次是( ) A.0、1、1B.1、1、0C.1...
    答:A为与门,与门输入为1,0,输出为0.B为或门,或门输入为0,1,输出为1.C为或非门,输入为1,0,输出为0.故选:D.
  • 指出各门电路的输出状态 CMOS门电路输出
    答:a)Y=1,10K电阻接地相当于输入0,与非门见0出1。b)Y=0,或非门输入有1,(0+1)`=0。c)Y=0,或非门上面一个与门输入为1,(0+1)`=0。d)Y=0,两与非门线与,0与1=0。
  • 判断门电路的输出状态(高电平、低电平、高阻态)并说明原因?
    答:高电平逻辑1,过电阻下拉到地是逻辑0,二者与非,输出的是逻辑1,也就是输出高电平。
  • 逻辑门电路判断各门电路输出是什么状态(高电平,低
    答:而上拉电阻可以取较大阻值。对于基本型TTL逻辑集成电路74xx,下拉电阻的限值约为≤1.3kΩ。(A)图中下拉电阻10kΩ,大大超过限值,该输入端为高电平,则Y1=(VIL+1)'=0;(B)图中下拉电阻51Ω,小于限值,该输入端为低电平,则Y2=1异或0=1;(C)对于CMOS逻辑电路,因其输入电阻极大,上、...
  • 三态门的输出端是什么状态?
    答:三态门输出门电路。门上有一个倒三角符号,表示这个门的输出状态有三种,高电平、低电平、和高阻态。是否是高阻态只受使能端的控制,以Y5为例,当Vcc是高电平时,输出端是高电平或低电平,此时输出端的状态取决于Vih的电平。当Vcc是低电平时,输出端则是高阻态,不受Vih电平的影响。相关介绍 倒...
  • 三态门的三种状态
    答:4、状态指示器:三态门可以用于制作状态指示器,例如LED指示灯。当电路输出为高、低或高阻态时,指示器会显示相应的状态。这种应用可以让用户了解电路中信号的传输情况。5、数据总线控制:在工业自动化和通信设备中,三态门也常用于数据总线控制。例如,在现场总线控制系统中,三态门可以将测量数据传输到...