怎么判断ttl门电路的输出状态
1、高电平，有关。
2、低电平。
3、输入端接电源，悬空或高阻(10k以上)相当于接高电平，接地为低电平，通过低阻接入电平信号则认为输入信号与接入电平相同。则为OC门。
图中的第一个输入为高电平，电路为与非门，则输出端电平为低电平；
第二图输入为低电平，在输入端串联了高阻值电阻，则输出端为高阻状态；
第三图输入为高电平，电路为与非门，则输出端电平为低电平。
扩展资料：
与模拟电路相比，它主要进行数字信号的处理（即信号以0与1两个状态表示），因此抗干扰能力较强。数字集成电路有各种门电路、触发器以及由它们构成的各种组合逻辑电路和时序逻辑电路。
一个数字系统一般由控制部件和运算部件组成，在时脉的驱动下，控制部件控制运算部件完成所要执行的动作。通过模拟数字转换器、数字模拟转换器，数字电路可以和模拟电路互相连接。
简单的逻辑门可由晶体管组成。这些晶体管的组合可以使代表两种信号的高低电平在通过它们之后产生高电平或者低电平的信号。
高、低电平可以分别代表逻辑上的“真”与“假”或二进制当中的1和0，从而实现逻辑运算。常见的逻辑门包括“与”闸，“或”闸，“非”闸，“异或”闸（也称：互斥或）等等。
逻辑门是组成数字系统的基本结构，通常组合使用实现更为复杂的逻辑运算。一些厂商通过逻辑门的组合生产一些实用、小型、集成的产品，例如可编程逻辑器件等。
参考资料来源：百度百科-逻辑门电路
当某输入端悬空，TTL电路视这输入为"1"，
EN为使能输入，高电平有效，有小圈就低电平有效，
输出有倒三角为集电极开路输出类型。
解答过程如图所示：
扩展资料：
高、低电平可以分别代表逻辑上的“真”与“假”或二进制当中的1和0，从而实现逻辑运算。常见的逻辑门包括“与”闸，“或”闸，“非”闸，“异或”闸（也称：互斥或）等等。
1、与门为数字逻辑中实现逻辑与的逻辑门，功能见右侧真值表。仅当输入均为高电压（1）时，输出才为高电压（1）；若输入中至多有一个高电压时，则输出为低电压。换句话说，与门的功能是得到两个二进制数的最小值，而或门的功能是得到两个二进制数的最大值。
2、或门为数字逻辑中实现逻辑或的逻辑门，功能见右侧真值表。只要两个输入中至少有一个为高电平（1），则输出为高电平（1）；若两个输入均为低电平（0），输出才为低电平（0）。换句话说，或门的功能是得到两个二进制数的最大值，而与门的功能是得到两个二进制数的最小值。
参考资料来源：百度百科-逻辑门电路
门电路输出状态有三种,高电平、低电平、高阻.
最简单的检测方法是用一个红色LED和绿色LED反向并联,一端接在用两个电阻分压成1/2VCC电平处,另一端测试输出端电平.设红色LED亮为高电平,则绿色LED亮时为低电平,两个都不亮即为高阻状态.
如果要判定门电路的逻辑状态,只能通过计算得知
答：解答过程如图所示：
答：输入端接电源，悬空或高阻(10k以上)相当于接高电平，接地为低电平，通过低阻接入电平信号则认为输入信号与接入电平相同。所以第一个三个高电平与非后为低电平，第二个10k欧为高电平，或后为高电平，第三个51欧与地串联则输入端为低电平，与非后为高电平 ...
答：TTL的内部等效电路如下：因此输入如果悬空，相当于输入高电平；10欧姆电阻接地，接近于对地短路，相当于输入低电平。因此，答案如下：1 两个输入的是U cc和U ih（高电平）第三根线在电路中起输入高电平作用，输出的结果是低电平；2 输入的是U ih（高电平）另一根输入线接电阻相当于输入低电平，输出...
答：(一)TTL高电平3.6~5V，低电平0V~2.4V CMOS电平Vcc可达到12V CMOS电路输出高电平约为0.9Vcc，而输出低电平约为 0.1Vcc。 CMOS电路不使用的输入端不能悬空，会造成逻辑混乱。 TTL电路不使用的输入端悬空为高电平 另外，CMOS集成电路电源电压可以在较大范围内变化，因而对电源的要求不像TTL集成电路...
答：VCC为逻辑电平1，TLL管脚悬空近似逻辑电平1，VHI为逻辑电平，3个与为逻辑电平1，非就为逻辑电平0
答：TTL输入端如果悬空，视为'1'（这时输入端的三极管T1截止）如果通过大电阻（>1.5k)接地，视为1，由传输特性曲线可以分析得到。类似的，通过小电阻（<0.7k）接地，视为0。
答：Y1由于其三个输入均为高电平，所以输出Y1=(ABC)`=(111)`=(1)`=0，Y2由于其两个输入均为低电平，所以输出Y2=AB=00=0
答：当某输入端悬空，TTL电路视这输入为"1"，EN为使能输入，高电平有效，有小圈就低电平有效，输出有倒三角为集电极开路输出类型。
答：或非门输出Y2低电平 左中第三图3脚与非门输出有低出高为高电平，5脚输出全高出低为低电平，经过或非门有高出低输出Y3为低电平 74HC系列COMS路 右中第四图6脚接CMOS输入以10K电阻接地，据CMOS电路特性，输入电流零。可认为接地，或非门输出Y4为高电平 最后一电路6脚低电平，Y5输出高电平 ...
答：远小于限值，该输入端为低电平，则Y3=(VIH·0)'=1；注意：基本型TTL逻辑集成电路74xx早已被多种改进型替代，输入端下拉电阻的阻值上限有不小的提高，即便是目前应用已经较少的低功耗肖特基TTL逻辑集成电路74LSxx，下拉电阻的限值约为≤20kΩ。所以，这是一个比较古老、落伍的知识点考核。
