各位大虾请帮忙：如果TTL门电路输入端通过一个电阻接高电平，则一定输入为高电平吗？对电阻阻值有限制吗？

TTL门电路输入端通过电阻接地相当于输入什么电平

低电平。
输入端(没有其它信号来源)通过电阻接地或不通过电阻接地均为低电平。
TTL输入端如果不用，也不要悬空，不接电阻为高电平，但因为是高阻，很容易被干扰成低电平，一般是通过电阻到地，使之成为低电平或加上拉电阻到电源成为可靠的高电平。

扩展资料：
数字电路中，把电压的高低用逻辑电平来表示。逻辑电平包括高电平和低电平这两种。不同的元器件形成的数字电路，电压对应的逻辑电平也不同。在TTL门电路中，把大于3.5伏的电压规定为逻辑高电平，用数字1表示；把电压小于0.3伏的电压规定为逻辑低电平，用数字0表示。数字电路中，数字电平从高电平（数字“1”）变为低电平（数字“0”）的那一瞬间叫作下降沿。
参考资料来源：百度百科-低电平

悬空，相当于无穷大的电阻。当A端接上电阻的时候，电流从+Ec，经过R1、T1的b、e，流入A端的电阻，最终到地。当A端接上电阻越大，A端的电压就会越高，这可以用分压公式来解释。当A端外接的电阻，大到一定程度，A端的电压，就成了高电平。TTL输入端如果不用，也不要悬空，不接电阻为高电平，但因为输入端通常是高阻抗，很容易被干扰成低电平，一般是通过电阻到地，使之成为低电平或加上拉电阻到电源成为可靠的高电平

TTl的输入悬空也是高电平，只是因为阻抗高容易被干扰而瞬间置低，所以一般悬空要加一个接高电平的电阻或低电平的电阻来人工置为高或低，接高的时候电阻可为几百到几十K都可以，置低要使输入的出电流在电阻形成的电压低到0.5V以下，最大几百欧或直接接地，若连接前级的集电极开路门，必须接到高电平的电阻，如图腾拄输出可不接电阻。负载特性是指本级输出吗？对本级负载没影响，但对上一级基本是接入的阻值为负载值

不一定，要看门电路的内部结构了。
一般情况下，和电阻阻值R以及门电路的输入内阻Ri有关系。
查下门电路的输入特性参数就知道了。
比如知道输入电流为3mA，如果你用1K电阻接高电平，比如高电平为5.0V，那么电阻分压就是3V，输入端就是2V了。

试说明TTL门电路有哪几种输出结构
答：(1) 标准的图腾柱输出，上、下管状态相反，始终是一管导通，另一管截止，输出非高即低。（2）集电极开路输出（OC），没有上管，输出是下管截止或导通。（3）三态输出，是（1）的改进，多一种输出状态：上、下管可以同时截止，输出是高阻抗状态，如同开路。

有关高中逻辑电路的问题,题目中为何R0一定要大于R2
答：这个问题涉及门电路的高低电平问题。所谓电平，实际上就是电压。高电平是指电压值超过了某个确定的阈值，低电平则是指电压值低于某个确定的阈值。门电路的类型千差万别，同样是与门电路也可能具有不同的电平标准。例如TTL门电路输入高电平必须不小于2.0V，输入低电平必须不大于0.8V。根据题目意思，要...

TTL门电路的闲置输入端如何处理?
答：TTL电路闲置的输入端不能悬空，否则会引起自激。一般是接高电平（或门接低电平）。

ttl输入端接电阻后接地是低电平吗
答：低电平。输入端(没有其它信号来源)通过电阻接地或不通过电阻接地均为低电平。TTL输入端如果不用，也不要悬空，不接电阻为高电平，但因为是高阻，很容易被干扰成低电平，一般是通过电阻到地，使之成为低电平或加上拉电阻到电源成为可靠的高电平。

TTL门电路中,输出端能并联使用的有___和三态门。
答：有OC门和三态门

TTL门电路,电源电压VCC为多少?输入端悬空意味什么?
答：TTL门电路,电源电压VCC为5V，输入端悬空意味输入端为高电平H。

为什么TTl门电路的输入端悬空时相当于逻辑1射极
答：因为TTL输入端有向外流出的电流，如果开路，这个电流不能泄放，就会形成高电平。即使对地连接一个泄放电阻，如果泄放电阻不够小，这个电流同样可以在这个电阻上产生达到高电平的电压。可靠的方式应该让电阻为零（直接接地），才是低电平。

TTL门电路的输出端为什么不能接低内阻电源或者接地
答：会损坏门电路

TTL门电路多余输入端的处理方法。与非门74LS00和异或门74LS86
答：与非门74LS00和异或门74LS86都可以做反相器，多余端都是接1

TTL型门电路组成的逻辑电路如题14图所示,其输出函数F的逻辑关系式为_百...
答：答案：D 后面的是与非门 100欧电阻输入是零 所以不管前面的或非输出什么 F始终输出1