逻辑门一个输入端接一个电阻接地后，他是高电平还是低电平？
这种接法叫下拉，在没有其它高电平的时候，会把这点的电平拉到0.如果你接上5V电压，它就变成高的，撤去后，又恢复低电平。它在没有其它输入的情况下是0。同理接到5V就是上拉，没有其它输入的时候，就是高电平，输入0的时候就变成0，不影响的。这种做法就是减弱其它未知状态作用，如脉冲干扰什么的
TTL逻辑门输入端通过小电阻入地，相当于接低电平；
通过大电阻入地，相当于接高电平；
如果接在Vcc上，无论是直接相连、通过小电阻、通过大电阻，都是输入的高电平；
大电阻指的是大于“开门电阻”，小电阻指的是小于“关门电阻”。
OC门的输出相“线与”，两个OC门的输出只要有一个为0，则输出就是0，否则为1.
解释：OC 指的是开集电极输出，NPN三极管发射极接地，从集电极输出。显然如果三极管开通，则集电极为0；如果不开通，集电极悬空的话，既不是1也不是0，所以往往要通过外接电阻连到Vcc,
两OC门三极管集电极连在一起，又通过电阻接到Vcc,当然是只要一个开通，输出就是0
没有画图，因为上传图片很可能不能提交，见谅。
望采纳。
TTL逻辑门输入端通过小电阻入地，相当于接低电平；通过大电阻入地，相当于接高电平；
如果接在Vcc上，无论是直接相连、通过小电阻、通过大电阻，都是输入的高电平；大电阻指的是大于“开门电阻”，小电阻指的是小于“关门电阻”。
TTL输入端是内部三极管发射极，其内部有基极上拉电阻，因此TTL输入端接低电平时有电流通过·输入端入地，这样才能输入低电平逻辑；如果输入端接大电阻或开路，输入端就会产生较大的电压降，当这个电压降接近或高于3.6V，TTL就会认为是输入高电平。
扩展资料：
（1）接地电阻的测量工作有时在野外进行，因此，测量仪表应坚固可靠，机内自带电源，重量轻、体积小，并对恶劣环境有较强的适应能力。
（2）大于20dB以上的抗干扰能力，能防止土壤中的杂散电流或电磁感应的干扰。
（3）仪表应具有大于500kW的输入阻抗，以便减少因辅助极棒探针和土壤间接触电阻引起的测量误差。
（4）仪表内测量信号的频率应在25Hz～1kHz之间，测量信号频率太低和太高易产生极化影响，或测试极棒引线间感应作用的增加，使引线间电感或电容的作用，造成较大的测量误差，即布极误差。
参考资料来源；百度百科-接地电阻
TTL逻辑门输入端通过小电阻入地，相当于接低电平；
通过大电阻入地，相当于接高电平；
如果接在Vcc上，无论是直接相连、通过小电阻、通过大电阻，都是输入的高电平；
大电阻指的是大于“开门电阻”，小电阻指的是小于“关门电阻”。
OC门的输出相“线与”，两个OC门的输出只要有一个为0，则输出就是0，否则为1。
扩展资料：
相对电平的高低实际上表示了电路的增益或衰耗，例如某放大器当输入1微瓦时，输出为1毫瓦，它的增益就是30分贝。若将输入功率改为0.8微瓦，因这个放大器的增益是30分贝，那末输出功率～定相应地变成0．8毫瓦。
表示相对电平高低的这个意义具有很大的重要性，比如在电话电路或收音机中除了收到的信号外，往往伴有各式各样的噪声，我们能不能很清楚地辨别信号，往往要看信号功率比噪声功率大多少倍，倘若两个一样大或噪声功率比信号功率大，就听不清楚了，因此信号噪声比是多少也常常用分贝或奈培来表示。
参考资料来源： 百度百科-逻辑电平
这种接法叫下拉，在没有其它高电平的时候，会把这点的电平拉到0.如果你接上5V电压，它就变成高的，撤去后，又恢复低电平。它在没有其它输入的情况下是0。同理接到5V就是上拉，没有其它输入的时候，就是高电平，输入0的时候就变成0，不影响的。这种做法就是减弱其它未知状态作用，如脉冲干扰什么的
高啊，电阻上有电压的
输入端接一个电阻到地就变成了低电平.
答：TTL的内部等效电路如下：因此输入如果悬空，相当于输入高电平；10欧姆电阻接地，接近于对地短路，相当于输入低电平。因此，答案如下：1 两个输入的是U cc和U ih（高电平）第三根线在电路中起输入高电平作用，输出的结果是低电平；2 输入的是U ih（高电平）另一根输入线接电阻相当于输入低电平，输出...
答：1 coms电路输入电流为0。也就是说，在不考虑速度的情况下，coms输入阻抗为无穷大。实际情况下输入电流一般小于0.1微安。0.1微安的电流在100K电阻上产生10mV电压不会引起电压翻转。2 coms电路输出阻抗大约为几百到几千Ω，如图：两个三输入与非门，其中一个输入接地，输出必将为高，在不接负载...
答：1、高电平，有关。2、低电平。3、输入端接电源，悬空或高阻(10k以上)相当于接高电平，接地为低电平，通过低阻接入电平信号则认为输入信号与接入电平相同。则为OC门。图中的第一个输入为高电平，电路为与非门，则输出端电平为低电平；第二图输入为低电平，在输入端串联了高阻值电阻，则输出端为高阻...
答：TTL输入端是内部三极管发射极，其内部有基极上拉电阻，因此TTL输入端接低电平时有电流通过·输入端入地，这样才能输入低电平逻辑；如果输入端接大电阻或开路，输入端就会产生较大的电压降，当这个电压降接近或高于3.6V，TTL就会认为是输入高电平。
答：1、高电平，有关。2、低电平。3、输入端接电源，悬空或高阻(10k以上)相当于接高电平，接地为低电平，通过低阻接入电平信号则认为输入信号与接入电平相同。则为OC门。图中的第一个输入为高电平，电路为与非门，则输出端电平为低电平；第二图输入为低电平，在输入端串联了高阻值电阻，则输出端为高阻...
答：是的。第一个是或非门，其逻辑功能可概括为“有1出0，全0出1”。现在有一个输入通过10kΩ接地，相当于高电平1，所以输出应该是低电平0。第二个是与非门，逻辑功能为“有0出1，全1出0”。现在两个输入端都是1，所以输出端应该是低电平0。
答：虽然其内部在每一个输入端都加有双向保护电路，但不用的输入端或者多余的门都不能悬空，应根据不同的逻辑功能，分别与VDD（高电位）或VSS（低电位）相连，或者与有用的输入端并在一起。输出端不能直接接电源或直接接地，需经外接电阻后再接电源。带扩展端的TTL门电路，其扩展端不允许直接接电源，...
答：当然不是。 得看电阻接的是高电平还是低电平1 接电阻一定是输入高电平吗？oc门 即是集电极开路输出门电路的意思。 那么你可以想想，高电平时意味着此门输出三极管是截止的（1），因此低电平的门即是导通的（0）。输出是与的关系，那么结果是什么？你懂的，就是低电平（0）。2 第一幅图左边（Y3...
答：当MOS门电路输入端通过电阻（不论电阻阻值为多少）接到VDD时，其逻辑状态相当于1.或叫高电平 当MOS门电路输入端通过电阻（电阻阻值有一定限制）接到地时，其逻辑状态相当于 0或叫低电平
答：多余输入端接地和接0是一个意思，都是接的低电位；悬空和接1也是一个意思，都是高电位。但是CMOS电路的输入端是不允许悬空的，因为悬空会使电位不定，破坏正常的逻辑关系。另外，悬空时输入阻抗高，易受外界噪声干扰，使电路产生误动作，而且也极易造成栅极感应静电而击穿。所以“与”门，“与非”门的...
