设计一个如下的电路图：它有三个输入p1、p2、p3，当其中任意二个的值为0时输出的结果为1，其他情况下输出0

这是一个直流放大电路,电路的增益是1
电容是滤波的作用,不用管它
输出的电压等于3脚的电压
3脚的输入阻抗接近无限大,所以,对R26和R26组成的分压电路是没有影响的
所以,电路的输出就是一个分压电路的电压计算而已,你只要计算出3脚的电压就知道输出电压是多少了
RADC没有什么好计算的,对电路是没有什么影响的,而且,也不知道RADC指的到底是不是一个电阻

int main(int argc,const char* argv[])
{
int a,b,c,*max,*min,*avg;
printf("输入三个正数
");
scanf("%d %d %d",&a,&b,&c);
max = &a;
avg = &b;
min = &c;
if(*max < *avg) {
int temp = *max;
*max = *avg;
*avg = temp;
}
if(*max <*min) {
int temp = *min;
*min = *max;
*max = temp;
}
if(*avg < *min) {
int temp = *min;
*min = *avg;
*avg = temp;
}
printf("max %d
avg %d
min %d",*max,*avg,*min);

return0;
}

不知道符不符合你的要求,应该会有更简单的算法.希望大神出招,给小弟们看看.谢谢

也可以用verilog语言实现的，相当方便。

always @(p1,p2,p3)

begin

if({p1,p2,p3}==3'b011||{p1,p2,p3}==3'b101||{p1,p2,p3}==3'b110||{p1,p2,p3}==3'b111)

out=1'b0;

else 

out=1'b1;

end 

对于此电路图可以改动下，卡诺图化简，将前面的一级的三个或门改成或非门，后面一级的与非门换成或门，实现的逻辑功能是一样的，但是会省点面积，用的MOS管会少一些。

用个门电路来设计的，不懂你要的是什么元件

A/BC 00 01 11 10

0 0 1 0 1

1 1 0 0 0

F=~非A*（B和C的异或）+A*（B*C）的非。。不懂打符合

上面的是卡诺图的

自己看图片，我就不多说了。 

这其实是一个很简单的逻辑关系，自己照着要求列出真值表就很容易解决了。